# AMD Spartan™ UltraScale+™ アーキテクチャ: セキュリティ機能

2025.2

AMD
together we advance_

# 目標


このモジュールを修了すると、次のことができるようになります。

**目的 01**

AMD Spartan™ UltraScale+ ™ アーキテクチャのプラットフォーム セキュリティ フレームワークについて説明する

**目的 02**

Spartan UltraScale+ デバイスに搭載されている高度なセキュリティ機能* を確認する




*このモジュールで説明する一部の機能は、将来のリリースでツールでサポートされる予定です*


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# プラットフォーム セキュリティ フレームワーク

物理的セキュリティ、改ざん検出と罰則




IA テナント
マルチテナンシー:

- 保存データ
- 転送中のデータ
- 使用中のデータ (コンフィデンシャル コンピューティング)


「あなたの HW と SW が何をすべきか、それ以上は何もしないのか、どうやって知ることができますか?」

- 供給　c hain protections
- クローニングと Counterfeit protections


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# Spartan UltraScale+ FPGA: セキュリティ基盤

- ユーザーの IP を保護するために提供**される機密性と信頼性**
- セキュリティ目標は、最新の標準をサポートし、将来の脅威 (ポスト量子リスクなど) を考慮する
- ユース ケース
  - セキュア ボード
  - Secure off-chip storage
  - Secure debug
  - プラットフォーム  f irmware resiliency (PFR)
- 物理的なセキュリティは、Spartan™ UltraScale+ ™ デバイスの機能と使用前提の組み合わせによって実現されます





© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_



# Spartan UltraScale+ FPGA: 高度なセキュリティ機能

## Spartan™ UltraScale+ ™ デバイスの主なセキュリティ機能

| | | |
|---|---|---|
| 暗号化と認証のセキュア コンフィギュレーション | PUF (物理的に複製不可能関数) | 真性乱数生成器 (TRNG) |
| eFUSE | プログラマブル デバイス イメージ (PDI) 認証 | デバイス識別子 (デバイス DNA) |


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# 暗号化と認証のセキュア コンフィギュレーション

| | 対称 | 非対称 |
|---|---|---|
| スキーム | 1 つのキーでエンコードとデコードを実行<br>  | エンコードとデコード用のキー ペア (公開/秘密)<br>  |
| キーの保護 | キーは秘密にしておく必要があります | 秘密鍵は秘密にしなければなりません - 公開鍵は全世界に知られている |
| ユース ケース | • 高速<br>• より多くの parallel<br>• 通常、デバイスウェアでは d 1<br>• に使用: | • 低速<br>• シーケンシャル<br>• 通常、SW で d 1<br>• セットアップに使用 |
| IA の原則 | 機密性、機密性、保守性 | 機密性、完全性、認証、否認時 |
| アルゴリズムの例 | 機密性:DES、TDES、およびAES<br>機密性/認証:AES-GCM | RSA および ECC (リプティック Curve) |


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# ハードウェアの信頼のルート (HWRoT) 設定モード

Spartan™ UltraScale+ ™ FPGA: 暗号化および認証されたセキュア構成による高いデザイン セキュリティ

2 つのハードウェア ルート オブ トラスト (HWRoT) モード:

## 非対称 HWRoT

- オプションの暗号化による非対称認証を義務付け
- PDI の信頼性と完全性を保証
- ポスト量子暗号 (PQC) または ECDSA P-384 を活用可能
- PDI の機密性を提供

## 対称 HWRoT

- 対称認証と暗号化を適用
- 信頼性、完全性、機密性を提供
- GCM モードで AES-256 経由で画像の信頼性を確保
- PDI のほぼすべての部分を暗号化
- ハッシュ ブロックを追加の認証済みデータとして認証し、PDI の整合性を検証します。


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# 堅牢な暗号化およびセキュリティ機能

## Spartan™ UltraScale+ ™ FPGA: オンチップの Advanced Encryption Standard (AES) 復号および認証ロジック

01 AES-GCM (ガロア/カウンタ モード) アルゴリズム

02 攻撃者は、キーなしで暗号化された PDI を分析または複製することを阻止しました

03 ソフトウェアベースの PDI 暗号化およびオンチップ復号化

04 AES 暗号化キーは、不揮発性のワンタイム プログラマブル eFUSE メモリに安全に保存されます

05 オプションとして提供されるブラック (暗号化) キー ストレージ。物理的に複製不可能な関数 (PUF) によって生成されたキー暗号化キー (KEK) を使用して保護を強化します

06 AES ハードウェア マスキング、キー ローリング、復号化前の認証など、動的電力解析 (DPA) 対策


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# PUF (物理的複製困難関数)

## PUFとは


- 個々の FPGA ダイのデジタル フィンガープリントのような
- 同じウェハ上でもデバイスごとに異なる


## PUFは何に使用されますか

- 指紋は、製造プロセスの微細な変化 (トランジスタのしきい値電圧、酸化物の厚さ、金属形状、抵抗、静電容量) によって生成され、秘密鍵の生成に使用されます

## 優れたPUFとは

- Unique と reliable
  - 温度範囲にわたって PUF を再現し、経年劣化を考慮できる必要がある



キー生成




認証


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


# 真性乱数生成器 (TRNG)

## TRNGとは

- 予測不可能なプロセス (通常は物理プロセス) に基づく数値生成
- リング発振器の熱ジッターに基づく AMD TRNG

## TRNG を使用する理由

- キー生成
- 初期化値 (IV)
- Nonce ("1 回使用された番号") の生成





© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# eFUSE




## eFUSE

- eFUSEに保存されている値の属性には、以下が含まれます。
  - プログラマブル デバイス イメージ (PDI) キー
  - AES-GCM 暗号化キー
  - 認証キー ハッシュ
  - 制御とセキュリティの設定
  - ユーザー・プログラマブル32ビット・ワード
- デバイスの識別、認証、または暗号化目的で一意の不変の 96 ビット識別子
- JTAG インターフェイスまたはロジック アクセス可能な DNA_PORTE2 プリミティブを介したデバイス DNA へのアクセス


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# プログラマブル デバイス イメージ (PDI) 認証

PDI 認証は、一部のデバイスでは **PQC** または **ECDSA P-384** を使用して行われます

- PPK は SPK の署名を検証し、その後、イメージの残りのコンテンツを認証します
- 公開鍵のハッシュのみを eFUSE に格納
- 最大 3 つの取消可能な PPK と 96 の取消可能な SPK をサポート

**PROGRAM_Bまたは電源投入時にリセットすると、構成が再初期化されます**

[PPK (外部メモリ内)]

↓ 検証

[SPK (PDI 内)]


↓ ハッシュブロックを認証

【画像コンテンツ】


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# デバイス識別子 (デバイス DNA)

**デバイス DNA は、各 FPGA に永続的にプログラムされた埋め込み型不揮発性識別子です**




### セキュリティ ロール

- 不変で改ざん防止
- すべての FPGA に固有のアイデンティティを持たせる

### アクセスオプション

- **外部アクセス:** JTAGインタフェース経由
- **内部アクセス:**
  - DNA_PORTE2 デザインプリミティブを使用
  - AXI32 レジスタ インターフェイス経由


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# Spartan UltraScale+ FPGA の構成、セキュリティ

設定前のセキュリティ機能

コンフィギュレーション後のセキュリティ機能


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# 設定前のセキュリティ機能

| 受動的機能 | Spartan™ 6 FPGA | 7 シリーズ FPGA | UltraScale™/UltraScale+ ™ FPGA | スパルタン UltraScale+ FPGA |
|---|---|---|---|---|
| AES-256 による機密性確保 | ✓ | ✓ | ✓GCM | ✓GCM |
| 対称キー認証 | | ✓ | ✓GCM | ✓GCM |
| ハードウェア制御によるリードバックの無効化 | ✓ | ✓ | ✓ | ✓ |
| 公開キー (非対称) 認証 | | | ✓ | ✓ |
| 信頼のルート – リプレイ保護。ロールバック防止機能 | | | ✓ 信頼のルート | ✓ |
| 差分電力解析 (DPA) 耐性 | | | ✓ | ✓ |
| ブラック/難読化キーの読み込み | | | ✓ 難読化されたキー | ✓ |
| ポスト量子暗号 (PQC) | | | | ✓ |
| プライマリ/セカンダリ公開キー | | | | ✓ |
| 暗号化キー ストレージ (PUF) | | | | ✓ |


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# コンフィギュレーション後のセキュリティ機能

| 受動的機能 | Spartan™ 6 FPGA | 7 シリーズ FPGA | UltraScale™/UltraScale+ ™ FPGA | スパルタン UltraScale+ FPGA |
|---|---|---|---|---|
| Single Event Upset (SEU) チェック | ✓ | ✓ | ✓ | ✓ |
| JTAG の無効化/監視 (BSCAN) | ✓ | ✓ | ✓ | ✓ |
| 固有の識別子 (デバイス DNA) | ✓ | ✓ | ✓ | ✓ |
| 固有の識別子 (ユーザー eFUSE) | | ✓ | ✓ | ✓ |
| オンチップ温度/電圧監視 | | ✓ | ✓ | ✓ |
| PROGRAM_B インターセプト | | ✓ | ✓ | ✓ |
| 不正操作イベントのログ | | | ✓ | ✓ |
| 恒久的に JTAG を無効化 | | | ✓ | ✓ |
| 恒久的に復号化機能を無効化 | | | ✓ | ✓ |
| 改ざん検出時の恒久的な制限処置 | | | ✓ | ✓ |
| PUF (物理的複製困難関数) | | | | ✓ |
| 真性乱数生成器 (TRNG) | | | | ✓ |
| ハード暗号化エンジンへのユーザー アクセス | | | | ✓ |


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# 知識を応用する

**Q** AMD プラットフォームのセキュリティ フレームワークにおいて、顧客の知的財産 (IP) をクローン攻撃、リバース エンジニアリング攻撃、抽出攻撃から保護することに重点を置いているのはどれですか?

- ○ 保険情報
- ○ 改ざん防止
- ○ ハードウェアおよびソフトウェア アシュアランス
- ○ サプライ チェーンの完全性


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# 知識を応用する

**Q** 右側の Spartan™ UltraScale+ ™ FPGA の各セキュリティ機能と、左側の主な機能または特性を一致させます。

| 主な機能 | セキュリティ機能 |
| --- | --- |
| 製造バリエーションから得られる、一意で複製不可能なデジタル フィンガープリント | |
| 設定と資格情報用の不揮発性の 1 回限りのプログラム可能なストレージ | |
| デバイス レベル認証用の一意で不変の識別子 | |
| セキュア キー生成のための物理プロセスからの予測不可能なランダム性 | |

デバイスの DNA

真性乱数生成器 (TRNG)

eFUSE メモリ

PUF (物理的複製困難関数)


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# まとめ

**01**

AMD Spartan™ UltraScale+ ™ FPGA プラットフォームのセキュリティ フレームワークは、情報保証、改ざん防止、ハードウェアおよびソフトウェア保証を統合した包括的なアプローチを採用し、多様な脅威に対して設計のセキュリティと信頼性の高い運用を確保します

**02**

Spartan™ UltraScale+ ™ デバイスは、次のような高度なセキュリティ機能を備えています。

- ハードウェア Root of Trust (HWRoT) セキュア コンフィギュレーション
- 堅牢なキー管理機能を備えたオンチップ AES エンジン
- PUF (物理的複製困難関数)
- 真性乱数発生器 (TRNG)
- eFUSE メモリ
- プログラマブル デバイス イメージ (PDI) 認証
- 独自のデバイス DNA


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

# 免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved.AMD、AMD Arrow ロゴ、Spartan、UltraScale、UltraScale+、およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。 本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。


© 2026 Advanced Micro Devices, Inc.


AMD